亞搏電競官網登錄 亞搏電競官網登錄 關于PCB設計中的EMC常見問題總結

關于PCB設計中的EMC常見問題總結

疊層結構:嚴格控制特性阻抗在規范范圍內,保證走線到參考層的距離小于到其他層的距離,這是板級EMC設計的前提。參考面盡量完整,高速信號最好參考GND。

高速電路和低速電路,數字電路和模擬電路,IO電路,盡量都有自己的區域,避免重疊。

布線的一個指導原則,電流必須構成一個完整回路的,所以我們必須要人為給其設置一個路徑,讓它按照我們想要的路徑來走,并且,讓這個回路的面積盡量小。

高頻信號的地線電流總是會選擇阻抗Z(不是電阻R)最小的路徑走,這條路徑并不是終端到源端的直線路徑(電阻R最?。?,而是走線在參考層上鏡像路徑(阻抗Z最?。?,也就是走線在其相鄰參考平面上投影的路徑。我們要做的就是保證這條路徑連續,這樣其構成的環路面積就是最小的,產生的電磁波輻射就是最小。

信號的回路要做到真正的全部連續,不只是走線部分,還包括源端和終端,甚至要考慮到IC內部。

高速信號的回流電流并不是完全分別在信號線的正下方,而是按一定的電流密度分布在其正下方及兩側,其正下方的電流密度最大,往兩側遞減,如果信號太靠近板邊,就會有部分回流電流通過空間輻射的形式返回源端,這樣就造成電磁輻射。

換層分幾種情況:信號換層但參考面不變,參考面改變但其屬性不變,參考面改變且其屬性也改變。

時鐘信號,高速信號走線不得穿過高速、大功率等器件,以及不能穿過IO連接器和插槽下方;

時鐘信號力IO連接器側板邊300mil以上,在其他位置離板邊200mil以上;

按照信號流向走線,濾波器和變壓器的初、次級信號走線不可重疊,蛇形繞線的走線也有此要求;

IO電路從連接器往里看,要先進過防護器件,然后再是濾波電路,且都需要靠近連接器。

高速信號在經過濾波器件和防護器件的時候,要按照信號流向依次通過,不能出現分支走線,如 ,RGB信號要從防護IC的PIN腳上穿過,不能單獨引分支線到防護IC上。

時鐘信號線可以在參考平面進行切換,但切換次數需要盡量可能控制在3次以內;

高速信號和時鐘信號不能出現沒有端接的情況,特別是預留方案時,信號的兩端都有預留有0歐姆電阻。

信號走線間距如果太小,由于走線之間的分布電容影響,信號線之間的高頻信號會相互串擾,影響信號質量,造成EMC問題。

特別是IO信號,如果串擾到了高頻的噪聲,就很容易通過外設引線造成嚴重的輻射。

信號線之間的分布電容與走線的間距,并行走線的長度,正對面積等因素有關,因此為了減少信號線之間的串擾,應該增大走線間距,減少并行走線的長度。相鄰走線層要避免并行走線,因為其分布電容也很大,原則上要求垂直走線。

串擾的程度除了與分布電容有關外,還和信號的頻率、幅度有關,這就是為什么高頻信號更容易發生串擾。

對于高速信號來說,其走線路徑都要求阻抗匹配,阻抗不匹配時會在阻抗不連續點產生反射,從而會影響信號質量,產生EMC問題。

如果一組信號從源端-走線-終端這樣一個路徑上,源端阻抗=走線的特性阻抗=終端阻抗,這種理想情況下就不會發生反射??梢赃@樣理解,阻抗變化越大,信號反射就越大,產生的EMC問題也就越嚴重,分支走線,終端空載等情況都是很嚴重的阻抗不匹配。

功能模塊之間(芯片之間),電源和地時共用的,模塊工作時產生的噪聲很容易通過這兩個公共的路徑相互耦合,造成嚴重的EMC問題。

地往往會做到很大的面積,而且是單獨的一層,這樣相對來說比較干凈(噪聲非常?。?。

對于走線的電源,保證每個電源PIN腳都有一個0.1uF的電容,走線要加粗。

對于BGA的芯片,則四個角上分布0.1uF,0.01uF的電容至少各一個。

IO信號一般都需要接上外設使用,而外設一般都有比較長的連線,如果IO信號(包括電源和地)上帶有高頻噪聲,就很容易通過 外設連線向空間產生較大的輻射,因此,IO信號都需要經過濾波。

為了避免經過濾波后的信號在板內遭到二次污染,所以濾波電路要靠近端口放置。

外界設備也容易引入外來的干擾,甚至是破壞性的干擾,因此,都需要使用防護器件,且要放在濾波電路前,防止破壞性干擾使濾波電路失效。

設定規則:屬于不同線路的銅(via trace shape pad)要保證一定的airgap距離,以耐受規定電壓。

同層:外層絕緣介質為空氣,擊穿電壓強度為3KV/mm。內層絕緣介質為FR4。

不同層:絕緣介質為FR4,擊穿電場強度為15KV/mm。?。?!注意考慮電場分布的非均勻性。

EMC

發表評論

電子郵件地址不會被公開。 必填項已用*標注